Исследователи MIT научились размещать транзисторы на задней части готовых чипов

Уменьшение техпроцесса становится всё дороже, и инженеры ищут альтернативные способы увеличения плотности транзисторов на одном кристалле. Команда исследователей из MIT, Университета Ватерлоо и Samsung Electronics разработала метод добавления дополнительного слоя микроскопических переключателей на уже завершённый кристалл – размещая транзисторы там, где обычно проходят силовые и сигнальные линии.

Традиционные CMOS-чипы изготавливают путём последовательного нанесения и травления различных материалов на пластину сверхчистого кремния. Нижний слой, который называют фронтендом, содержит транзисторы чипа. Эти транзисторы нуждаются в питании, плюс необходима возможность чтения и записи данных в группы транзисторов, формирующих логические ячейки и регистры данных. Для этого используются множественные слои металлов и изоляторов – так называемый бэкенд.

Теоретически можно создать несколько слоёв транзисторов, но материалы крайне чувствительны к температурам, применяемым в производственном процессе. Стандартный процесс просто разрушит нижний слой при нанесении нового. Команда MIT решила эту проблему нестандартным подходом – разместила новый слой транзисторов в бэкенде.

Однако даже это не полностью защищает чувствительный фронтенд от нагрева. Исследователи решили вопрос, используя сверхтонкий слой аморфного оксида индия толщиной всего 2 нанометра для дополнительных транзисторов. Этот материал требует значительно более низкой температуры обработки по сравнению с традиционными решениями, что предотвращает повреждение фронтенда. Группа также обнаружила, что слой ферроэлектрического оксида гафния-циркония может использоваться для создания ячеек памяти.

Результат – чип с более высокой плотностью транзисторов по сравнению с версией без дополнительных слоёв. Впрочем, радоваться рано. Исследование пока далеко от возможности преобразования наработок в работающие схемы, но все чиповые архитектуры начинают жизнь именно так.

Ранее учёные уже открыли способ размещения множественных слоёв транзисторов друг над другом. Если процессоры будущего смогут использовать обе техники вместе с традиционной компоновкой чипов, лимиты плотности транзисторов взлетят до небес.