Intel готовит память XBM для замены HBM4 с частотой 32 GT/s и сниженной стоимостью через UCIe

Intel опубликовала новый патент на память XBM, предложенную в качестве замены HBM4 с заметно более высокой пропускной способностью.

HBM остаётся стандартом для ИИ-ускорителей, однако в последнее время память LPDDR всё чаще используется для обхода дефицита, высоких цен и энергопотребления, связанных с этим стандартом.

Прошлые попытки Intel в сегменте DRAM, такие как HMC (Hybrid Memory Cube) и MCDRAM, столкнулись с различными проблемами и так и не вышли на рынок. С XBM Intel корректирует курс своих амбиций в области DRAM, и вместе с ZAM компания может вновь вернуться в этот сегмент. Всё это происходит на фоне усиливающегося дефицита по всему рынку памяти.

LPDDR более энергоэффективна и предлагает большие объёмы, но при этом имеет проблему с пропускной способностью. Qualcomm решает её с помощью технологии HBC, а Intel уже предложила альтернативу HBM под названием ZAM (Z-Angle Memory). Эти решения пока не дошли до стадии коммерциализации, но, судя по всему, у Intel появилось новое предложение уровня HBM под названием XBM.

Описание в патенте касается сверхвысокоскоростной памяти на базе backend-транзисторов. Структура памяти включает подложку корпуса, опциональный базовый кристалл и конфигурацию из наложенных кристаллов памяти. Каждый кристалл в стеке использует backend DRAM по схеме один транзистор, один конденсатор (1T1C).

Такой подход переносит транзисторы в металлические слои back-end-of-line (BEOL), что улучшает эффективность использования площади, повышает плотность TSV и значительно увеличивает пропускную способность по сравнению с традиционной DRAM с front-end-транзисторами.

Каждый суб-канал состоит из 12 блоков данных, при этом в 8-слойном решении XBM может быть до 96 блоков, а в 16-слойном – до 192 блоков. Эти каналы работают на частоте 2 ГГц.

Одно из преимуществ XBM заключается в том, что технологию можно реализовать в различных вариантах корпусировки, включая MoP (Memory-on-Package), где она способна обеспечить более высокую пропускную способность и объём в компактном форм-факторе.

Архитектура XBM включает несколько ключевых особенностей:

• Чередующиеся суб-каналы и TSV-"жёлобы" для эффективной маршрутизации данных

• Высокоскоростные соединения HBI с обеих сторон

• Встроенное самотестирование (BIST), избыточность и возможности ремонта, включая резервные каналы

• Опциональный базовый кристалл с логикой тестирования, контроллера и отладки, либо полностью распределённая логика по стеку без базового кристалла

Согласно деталям, XBM должна соответствовать или превосходить площадь HBM4, ориентируясь на более высокую пропускную способность и объём за счёт более плотного использования TSV и backend-транзисторов. Технология нацелена на преодоление ограничений HBM, таких как накладные расходы на площадь TSV, сложность маршрутизации и энергопотребление.

Как в начале 2000-х картель производителей памяти DRAM взвинтил цены и был обязан выплатить 731 миллиона долларов

Новая архитектура памяти должна поддерживать значительно более высокую суммарную пропускную способность благодаря большему числу параллельных суб-каналов и эффективному стекированию. Спекулятивные оценки предполагают потенциальный двукратный прирост, хотя сам патент не приводит точных цифр в GB/s или по объёму.

Коммерческий выпуск XBM ориентировочно намечен на период после 2030 года, что совпадает с ранее озвученными сроками для ZAM.